Показать сообщение отдельно
  #11  
Старый 11.03.2012, 18:45
MizantropSPbG MizantropSPbG вне форума
форумчанин
 
Регистрация: 29.02.2012
Адрес: СПб
Сообщений: 5
Вес репутации: 7
MizantropSPbG на пути к лучшему
По умолчанию

Преобразователь я набросал. Когда у меня появится железка с подходящим камнем попробую в натуре, но по идее все должно завестись без проблем.
Опишу в двух словах.
Цель работы: пересадка spdif на максимально стабильный клок
Основные узлы (понятно что лучше конечно схему но не дошли руки) Плата должна содержать три важных по смыслу части: fpga с обвязкой, синхронный тригер на выходе, образцовый генератор любой степени стабильности.
Описание работы Приходящий, на плату, сигнал spdif считывается (fpga) с частотой ~100MHz. Укладывается в fifo глубиной порядка 20.000 отсчетов. На выходе платы стоит быстрый синхронный тригер (один\много). Для тактирования используется отдельно стоящий, высокостабильный генератор. На вход тригера данные поступают из fpga. Данные подготавливаются без преобразования частоты высокостабильного генератора средствами fpga. Таким образом определяющим факторами будут: скоростные характеристики регистра защелки (поскольку это отдельный корпус то достаточно просто найти подходящий камень), стабильность эталонного генератора (вплоть до атомных часов)
Есть пара технологических моментов. Умете ли вы паять bga? В качестве элементарной базы предпочтительно использовать семейство Spartan6 (Xilinx) Конечно хочется камень максимально возможный по объему. Есть ли у вас какие либо пожелания? Какова желаемая многослойность (сложность) платы? Для отладки (без внешних каскадов) ничего особо не требуется, но хотелось бы понимать максимальный объем логики который может быть задействован в проекте
Ответить с цитированием